Il y a un chiffre qui circule dans les salles de rédaction techniques et qui résume à peu près tout : graver une puce en 2 nanomètres coûte aujourd'hui plus cher que concevoir le produit qu'elle fera tourner. Le wafer, lui, s'achète autour de 30 000 dollars chez TSMC. Trente mille dollars pour une galette de silicium de 300 mm sur laquelle on n'a même pas encore découpé les dies. Ça donne le vertige, et ça explique pourquoi le club des clients du 2 nm se compte sur les doigts d'une main, alors que le nombre de boîtes qui « veulent faire de l'IA » explose.
Ce qui me frappe, dans les puces gravées en 2 nanomètres, ce n'est pas la finesse. C'est le déséquilibre. Un seul fondeur maîtrise la production de masse, deux autres essaient de rattraper, et tout le reste de l'industrie fait la queue. Voilà où on en est en 2026, et voilà pourquoi ça compte pour vous, même si vous ne fabriquez pas de semi-conducteurs.
Points clés à retenir
- Le « 2 nm » est un nom commercial, pas une dimension physique mesurable : aucune grille de transistor n'atteint réellement 2 nanomètres.
- TSMC produit le N2 en volume depuis fin 2025 ; Samsung et Intel courent derrière, avec des calendriers qui glissent régulièrement.
- Les gains annoncés tournent autour de 10 à 15 % de vitesse en plus à consommation égale, ou 25 à 30 % de consommation en moins à fréquence égale.
- Le vrai goulot d'étranglement n'est plus la lithographie EUV, mais les rendements et le coût par wafer.
- Les premiers produits grand public équipés arrivent surtout dans le haut de gamme, smartphone et serveurs d'IA en tête.
Où en sont vraiment les avancées des puces gravées en 2 nanomètres
Commençons par tordre le cou à une idée reçue. « 2 nanomètres » ne veut pas dire qu'il y a quoi que ce soit de 2 nanomètres dans la puce. Cette appellation est un label marketing hérité d'une époque où les noms de nœuds correspondaient vaguement à la longueur de grille. Depuis longtemps, ce n'est plus le cas. Le 2 nm désigne une génération, un ensemble de règles de conception, pas une cote mesurée au microscope.
Ce qui change réellement, c'est l'architecture du transistor. On passe du FinFET, ce petit aileron vertical qui équipait les nœuds 5 et 3 nm, à la nanofeuille (nanosheet). L'image la plus simple : au lieu d'un aileron unique, on empile plusieurs rubans horizontaux de silicium, et la grille vient les envelopper complètement. Résultat, le courant est mieux contrôlé, on peut moduler la largeur du canal transistor par transistor, et on gagne en densité.
Ce que ça change concrètement
Sur le papier, une nanofeuille bien conçue offre trois choses à la fois : plus de courant pour une tension donnée, moins de fuites quand le transistor est au repos, et une meilleure flexibilité de conception. Dans la pratique, sur les premiers nœuds nanofeuille mis en production, les gains annoncés par les fondeurs se situent dans une fourchette raisonnable : environ 10 à 15 % de performance en plus à consommation identique, ou 25 à 30 % de consommation en moins à fréquence égale. La densité logique progresse aussi, mais moins spectaculairement qu'à l'époque du 7 nm vers le 5 nm.
Je me souviens d'une discussion avec un ingénieur qui travaillait sur un projet d'accélérateur IA. Sa phrase m'est restée : « le problème n'est plus de graver plus petit, le problème est de refroidir ce qu'on a gravé ». C'est exactement là qu'on en est. La densité progresse, la puissance dissipée par centimètre carré aussi, et le packaging devient un métier à part entière.
TSMC, Samsung, Intel : qui fait réellement quoi
Le paysage s'est brutalement resserré. Trois acteurs, trois stratégies, et un écart qui se creuse.
| Acteur | Nœud 2 nm | Statut en 2026 | Position |
|---|---|---|---|
| TSMC | N2 | Production de masse depuis fin 2025 | Référence, quasi-monopole sur les gros clients |
| Samsung | SF2 | Montée en cadence, rendements en cours d'ajustement | Challenger, mise sur la mémoire et l'intégration |
| Intel | 18A / 14A | Production interne en cours, ouverture aux clients externes | Pari sur le rattrapage technologique |
Le N2 de TSMC est le seul nœud 2 nm dont on peut dire, sans se mouiller, qu'il tourne en volume. Ses premiers clients sont ceux qu'on attendait : les concepteurs de gros processeurs pour smartphones haut de gamme, puis les fabricants d'accélérateurs pour centres de données. Les commandes sont bookées largement à l'avance, ce qui veut dire une chose simple : si vous n'êtes pas dans la liste depuis un moment, vous ne graverez pas en 2 nm cette année.
Pourquoi Samsung et Intel galèrent
La lithographie EUV n'est plus le facteur limitant. Elle l'a été, quand les machines coûtaient une fortune et qu'il fallait plusieurs passes. Aujourd'hui, ce qui bloque, c'est le rendement. Un wafer qui sort avec 50 % de dies fonctionnels, c'est un wafer à moitié gaspillé. Et à 30 000 dollars le wafer, chaque point de rendement perdu se paie cash.
Intel a fait le choix de graver pour lui-même en priorité avant d'ouvrir ses lignes. C'est cohérent quand on doit prouver à des clients externes qu'on sait livrer. Samsung, de son côté, joue la carte de l'intégration : mémoire, logique, packaging dans la même boîte. Pertinent sur le papier. Beaucoup moins quand les rendements ne suivent pas encore.
Le coût réel : qui va payer ces puces ?
Posons un ordre de grandeur. Un wafer de 300 mm, ça fait environ 70 000 mm² de surface. Avec un die de 100 mm² (taille typique d'un gros processeur), vous en sortez quelques centaines par galette, moins une fois retirés les bords et les dies défectueux. Rapportez ça au prix du wafer, ajoutez le packaging avancé, les tests, et vous comprenez pourquoi une puce 2 nm coûte plusieurs dizaines à plusieurs centaines de dollars à l'unité.
Traduction pour le commun des mortels : le 2 nm arrive d'abord dans le haut de gamme. Le smartphone à 1 500 euros, le serveur IA à six chiffres, l'accélérateur qui équipe un centre de données. Le milieu de gamme reste au 3 nm, voire au 4 nm pour certains marchés. Et ce n'est pas une question de performance, c'est une question de ticket d'entrée.
- Les smartphones premium : premiers à intégrer, souvent pour un gain réel mais mesurable seulement sur les usages lourds
- Les centres de données et accélérateurs IA : c'est là que l'argument économique tient debout, parce qu'on parle de watts économisés à l'échelle d'un bâtiment entier
- Les puces embarquées et automobiles : elles n'y viendront pas demain, et elles s'en portent très bien
Et les limites physiques, on les touche ?
Oui, et plus vite qu'on ne le raconte. Trois murs se rapprochent.
Le premier, c'est la dissipation thermique. Plus on densifie, plus la chaleur par millimètre carré grimpe. Refroidir correctement un die moderne demande aujourd'hui une ingénierie qui n'a plus grand-chose à voir avec un simple ventilateur.
Le deuxième, c'est la variabilité. À ces échelles, une poignée d'atomes en trop ou en moins change le comportement d'un transistor. On le compense par le design, par le redondance, par le test. Mais ça coûte, en surface et en rendement.
Le troisième, c'est le coût marginal de la miniaturisation elle-même. Chaque nouveau nœud demande des équipements plus chers, des salles blanches plus propres, des délais de mise au point plus longs. On est dans une zone où le progrès existe encore, mais où il devient cher au sens strict du terme.
Et la puce à 0,7 nm dont on entend parler ?
De temps en temps, un article annonce une puce « 0,7 nm » ou un empilement 3D qui « double la puissance ». Attention à ne pas confondre deux choses très différentes.
Ce genre d'annonce vient presque toujours d'un laboratoire, pas d'une usine. Un démonstrateur fabriqué à quelques exemplaires dans un centre de recherche n'a rien à voir avec une ligne de production qui doit sortir des millions de wafers. Les délais entre les deux se comptent en années, parfois en décennies. Le 2 nm de TSMC est un produit. La puce 0,7 nm d'un labo est une promesse.
Faites le tri : si l'annonce parle d'un prototype et d'une publication scientifique, c'est de la recherche. Si elle parle de volume, de rendement et de clients nommés, c'est du business. Confondre les deux, c'est se faire avoir à tous les coups.
Ce que ça annonce pour la suite
Le passage au 2 nm ne va pas transformer votre quotidien numérique du jour au lendemain. Ce qu'il change, c'est la structure de l'industrie. La barrière à l'entrée devient telle que seuls trois, peut-être quatre acteurs peuvent encore jouer. Tous les autres deviennent des clients, ou sortent du jeu.
Et c'est peut-être ça, la vraie avancée des puces gravées en 2 nanomètres : pas la finesse de gravure, mais la consolidation. Une industrie où la pointe de la technologie est détenue par une poignée d'acteurs, qui fixent les prix, choisissent leurs clients, et imposent leur calendrier à tout le reste de la chaîne.
La question qui reste ouverte n'est pas technique. Elle est simple : combien de temps une industrie peut-elle avancer quand trois entreprises décident, seules, à quelle vitesse le reste du monde progresse ? Je n'ai pas la réponse. Mais je regarde les rendements avec attention, parce que c'est là que tout va se jouer dans les dix-huit prochains mois.
